一、ICT的基本概念與應(yīng)用場(chǎng)景
定義: ?
ICT(In-Circuit Test,在線測(cè)試)是一種針對(duì)PCB(印刷電路板)及焊接在其上的電子元件進(jìn)行電氣性能檢測(cè)的技術(shù),通過(guò)直接接觸電路板上的測(cè)試點(diǎn)(焊盤),對(duì)元件參數(shù)、電路連接等進(jìn)行自動(dòng)測(cè)試。
應(yīng)用場(chǎng)景: ?
主要用于電子制造業(yè)的生產(chǎn)環(huán)節(jié),如PCB組裝(PCBA)后的質(zhì)量檢測(cè),可快速定位焊接不良、元件失效、線路短路/開(kāi)路等問(wèn)題,提高生產(chǎn)效率和良品率。
二、ICT測(cè)試的核心硬件組成
1. ICT測(cè)試機(jī) ?
– 核心控制單元,包含處理器、測(cè)試程序存儲(chǔ)器和數(shù)據(jù)采集系統(tǒng)。
– 可生成測(cè)試信號(hào)(如電流、電壓)并接收反饋信號(hào),通過(guò)算法分析判斷電路狀態(tài)。
2. 測(cè)試探針板(Fixture) ?
– 由數(shù)百至上千個(gè)探針(Pogo Pin)組成,探針尖端精準(zhǔn)接觸電路板上的測(cè)試點(diǎn)。
– 探針通過(guò)導(dǎo)線與測(cè)試機(jī)的信號(hào)源和測(cè)量模塊連接,形成電氣通路。
3. 電源與信號(hào)源 ?
– 提供測(cè)試所需的直流電源或交流信號(hào)(如正弦波、方波),用于激勵(lì)被測(cè)電路。
4. 數(shù)據(jù)采集與分析模塊 ?
– 實(shí)時(shí)采集測(cè)試點(diǎn)的電壓、電流、阻抗等參數(shù),與預(yù)設(shè)標(biāo)準(zhǔn)值對(duì)比,生成測(cè)試報(bào)告。
三、ICT測(cè)試的核心原理與流程
(一)測(cè)試前的準(zhǔn)備:編程與夾具設(shè)計(jì)
1. 測(cè)試程序開(kāi)發(fā)
– 基于電路板的原理圖和PCB設(shè)計(jì)文件,定義每個(gè)測(cè)試點(diǎn)對(duì)應(yīng)的元件參數(shù)、測(cè)試條件(如測(cè)試電壓、電流范圍)。
– 示例:對(duì)電阻R1的測(cè)試程序需設(shè)定“測(cè)試電流1mA,預(yù)期電阻值100Ω±5%”。
2. 探針板設(shè)計(jì)
– 根據(jù)測(cè)試點(diǎn)位置布局探針,確保每個(gè)測(cè)試點(diǎn)對(duì)應(yīng)一個(gè)探針,且探針壓力適中(避免損傷焊盤)。
(二)測(cè)試執(zhí)行流程
1. 電路板安裝
– 將PCBA固定在測(cè)試夾具上,探針通過(guò)機(jī)械壓力與測(cè)試點(diǎn)緊密接觸,形成電氣連接。
2. 開(kāi)路與短路測(cè)試(連通性測(cè)試)
– 原理:通過(guò)測(cè)試機(jī)向電路施加低電壓(如5V)或小電流,測(cè)量各測(cè)試點(diǎn)之間的阻抗。
– 判斷邏輯:
– 開(kāi)路(Open):阻抗大于閾值(如10MΩ),說(shuō)明線路斷開(kāi)或元件未焊接;
– 短路(Short):阻抗小于閾值(如1Ω),說(shuō)明線路或元件間異常導(dǎo)通。
3. 元件參數(shù)測(cè)試
– 針對(duì)電阻、電容、電感、二極管、晶體管等元件,通過(guò)施加激勵(lì)信號(hào)并測(cè)量響應(yīng),判斷元件是否符合規(guī)格。
– 具體測(cè)試方法:
元件類型 | 測(cè)試原理 | 示例 |
電阻 | 施加恒定電流,測(cè)量?jī)啥穗妷?,?jì)算阻值(R=V/I)。 | 對(duì) 100Ω 電阻,通 1mA 電流,若電壓為 0.1V±5% 則合格。 |
電容 | 施加交流信號(hào)(如 1kHz 正弦波),測(cè)量容抗(Xc=1/(2πfC)),計(jì)算電容值。 | 對(duì) 10μF 電容,實(shí)測(cè)值需在 9.5μF~10.5μF 范圍內(nèi)。 |
二極管 | 施加正向電壓(如 0.7V),測(cè)量正向電流;施加反向電壓,測(cè)量反向漏電流。 | 正向電流應(yīng)大于 1mA,反向漏電流應(yīng)小于 1μA。 |
電感 | 施加交流信號(hào),測(cè)量感抗(XL=2πfL),計(jì)算電感值,或通過(guò) LC 諧振電路測(cè)試。 | 對(duì) 100μH 電感,在 10kHz 頻率下感抗應(yīng)約為 6.28Ω。 |
4. 邊界掃描測(cè)試(Boundary Scan,如JTAG)
– 針對(duì)IC芯片的引腳連接測(cè)試,通過(guò)芯片內(nèi)部的邊界掃描單元(BSC)發(fā)送測(cè)試信號(hào),檢測(cè)引腳與電路板的焊接質(zhì)量。
(三)測(cè)試結(jié)果分析與故障定位
– 測(cè)試機(jī)根據(jù)預(yù)設(shè)標(biāo)準(zhǔn)判斷每個(gè)測(cè)試點(diǎn)的結(jié)果(Pass/Fail),并生成報(bào)告。
– 若發(fā)現(xiàn)故障(如某電阻阻值超標(biāo)),系統(tǒng)會(huì)標(biāo)記具體位置(如“R10阻值偏大”),便于維修人員快速定位。
四、ICT測(cè)試的優(yōu)勢(shì)與局限性
1. 優(yōu)勢(shì)
– 高效率:可同時(shí)測(cè)試數(shù)百個(gè)元件,單塊電路板測(cè)試時(shí)間通常在幾秒到一分鐘內(nèi)。
– 高精度:對(duì)元件參數(shù)的測(cè)量精度可達(dá)±1%~±5%,適用于精密電路檢測(cè)。
– 自動(dòng)化:無(wú)需人工干預(yù),減少人為誤差,適合批量生產(chǎn)。
2. 局限性
– 測(cè)試點(diǎn)依賴:需在PCB上預(yù)留測(cè)試點(diǎn),可能增加電路板設(shè)計(jì)復(fù)雜度。
– 功能測(cè)試不足:僅能檢測(cè)元件參數(shù)和連通性,無(wú)法驗(yàn)證電路整體功能(需配合功能測(cè)試FT)。
– 復(fù)雜芯片測(cè)試?yán)щy:對(duì)BGA、QFN等封裝的芯片,難以通過(guò)探針直接接觸測(cè)試。
通過(guò)以上原理,ICT實(shí)現(xiàn)了對(duì)電路板電氣性能的高效檢測(cè),是電子制造業(yè)質(zhì)量控制的關(guān)鍵環(huán)節(jié)之一。